市市政设施局开展文明施工和户外广告牌管...

共3个文件

pdf：3个

STM32F407

5星 · 超过95%的资源需积分: 11 368 浏览量 2025-08-05 17:59:09 上传评论 3 收藏 11.67MB ZIP 举报

身份认证购VIP最低享 7 折! triangle

30元优惠券将在60:0:0后过期去使用 triangle

资源推荐

资源详情

资源评论

收起资源包目录

M4手册.zip （3个子文件）

STM32F40X_详细数据手册.pdf 11.32MB

datasheet.pdf 2.14MB

Cortex-M4 Devices Generic User Guide.pdf 1.67MB

September 2011 Doc ID 018909 Rev 1 1/1316

RM0090

Reference manual

STM32F405xx, STM32F407xx, STM32F415xx and STM32F417xx

advanced ARM-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32F405xx, STM32F407xx, STM32F415xx and STM32F417xx

microcontroller memory and peripherals. The STM32F405xx, STM32F407xx,

STM32F415xx and STM32F417xx will be referred to as STM32F40x and STM32F41x

throughout the document, unless otherwise specified.

The STM32F40x and STM32F41x constitute a family of microcontrollers with different

memory sizes, packages and peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

STM32F40x and STM32F41x datasheets.

For information on programming, erasing and protection of the internal Flash memory

please refer to the STM32F40x and STM32F41x Flash programming manual.

For information on the ARM Cortex™-M4F core, please refer to the Cortex™-M4F Technical

Reference Manual.

Related documents

Available from www.arm.com:

■

Cortex™-M4F Technical Reference Manual, available from:

http://infocenter.arm.com/help/topic/com.arm.doc.ddi0439c/DDI0439C_cortex_m4_r0p1_trm.pdf

Available from STMicroelectronics web site (http://www/st.com):

■

STM32F40x and STM32F41x datasheets

■

STM32F40x and STM32F41x Flash programming manual (PM0081)

www.st.com

Contents RM0090

2/1316 Doc ID 018909 Rev 1

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

1.2 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

2.1.1 S0: I-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

2.1.2 S1: D-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

2.1.3 S2: S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

2.1.4 S3, S4: DMA memory bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

2.1.5 S5: DMA peripheral bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.1.6 S6: Ethernet DMA bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.1.7 S7: USB OTG HS DMA bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.1.8 BusMatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.1.9 AHB/APB bridges (APB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.3 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

2.3.1 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

2.3.2 Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

2.3.3 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

2.3.4 Flash memory read interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

2.3.5 Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . 57

2.4 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3 CRC calculation unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.1 CRC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.2 CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.3 CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

3.4.1 Data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

3.4.2 Independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . . 61

3.4.3 Control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

3.4.4 CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

RM0090 Contents

Doc ID 018909 Rev 1 3/1316

4 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.1.1 Independent A/D converter supply and reference voltage . . . . . . . . . . . 64

4.1.2 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

4.1.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

4.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

4.2.1 Power-on reset (POR)/power-down reset (PDR) . . . . . . . . . . . . . . . . . . 68

4.2.2 Brownout reset (BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

4.2.3 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 69

4.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.3.1 Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.3.2 Peripheral clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

4.3.3 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

4.3.4 Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

4.3.5 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.3.6 Programming the RTC alternate functions to wake up the device from

the Stop and Standby modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

4.4 Power control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

4.4.1 PWR power control register (PWR_CR) . . . . . . . . . . . . . . . . . . . . . . . . 78

4.4.2 PWR power control/status register (PWR_CSR) . . . . . . . . . . . . . . . . . . 79

4.4.3 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

5 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

5.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

5.1.1 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

5.1.2 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

5.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

5.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

5.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

5.2.2 HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

5.2.3 PLL configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

5.2.4 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

5.2.5 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

5.2.6 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

5.2.7 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

5.2.8 RTC/AWU clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

5.2.9 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Contents RM0090

4/1316 Doc ID 018909 Rev 1

5.2.10 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

5.2.11 Internal/external clock measurement using TIM5/TIM11 . . . . . . . . . . . . 91

5.3 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

5.3.1 RCC clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . 93

5.3.2 RCC PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . . 95

5.3.3 RCC clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . 97

5.3.4 RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . . 99

5.3.5 RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 102

5.3.6 RCC AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . 104

5.3.7 RCC AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . 105

5.3.8 RCC APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . 105

5.3.9 RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 108

5.3.10 RCC AHB1 peripheral clock register (RCC_AHB1ENR) . . . . . . . . . . . 110

5.3.11 RCC AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . 112

5.3.12 RCC AHB3 peripheral clock enable register (RCC_AHB3ENR) . . . . . 113

5.3.13 RCC APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . 113

5.3.14 RCC APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . 117

5.3.15 RCC AHB1 peripheral clock enable in low power mode register

(RCC_AHB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

5.3.16 RCC AHB2 peripheral clock enable in low power mode register

(RCC_AHB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

5.3.17 RCC AHB3 peripheral clock enable in low power mode register

(RCC_AHB3LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

5.3.18 RCC APB1 peripheral clock enable in low power mode register

(RCC_APB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

5.3.19 RCC APB2 peripheral clock enabled in low power mode register

(RCC_APB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5.3.20 RCC Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . 128

5.3.21 RCC clock control & status register (RCC_CSR) . . . . . . . . . . . . . . . . 129

5.3.22 RCC spread spectrum clock generation register (RCC_SSCGR) . . . . 131

5.3.23 RCC PLLI2S configuration register (RCC_PLLI2SCFGR) . . . . . . . . . 132

5.3.24 RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

6 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

6.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

6.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

6.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

6.3.1 General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

RM0090 Contents

Doc ID 018909 Rev 1 5/1316

6.3.2 I/O pin multiplexer and mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

6.3.3 I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

6.3.4 I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

6.3.5 I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

6.3.6 GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

6.3.7 I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

6.3.8 External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

6.3.9 Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

6.3.10 Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

6.3.11 Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

6.3.12 Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.3.13 Using the OSC32_IN/OSC32_OUT pins as GPIO PC14/PC15

port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

6.3.14 Using the OSC_IN/OSC_OUT pins as GPIO PH0/PH1 port pins . . . . 146

6.3.15 Selection of RTC_AF1 and RTC_AF2 alternate functions . . . . . . . . . . 146

6.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

6.4.1 GPIO port mode register (GPIOx_MODER) (x = A..I) . . . . . . . . . . . . . 148

6.4.2 GPIO port output type register (GPIOx_OTYPER) (x = A..I) . . . . . . . . 148

6.4.3 GPIO port output speed register (GPIOx_OSPEEDR)

(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

6.4.4 GPIO port pull-up/pull-down register (GPIOx_PUPDR)

(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

6.4.5 GPIO port input data register (GPIOx_IDR) (x = A..I) . . . . . . . . . . . . . 150

6.4.6 GPIO port output data register (GPIOx_ODR) (x = A..I) . . . . . . . . . . . 150

6.4.7 GPIO port bit set/reset register (GPIOx_BSRR) (x = A..I) . . . . . . . . . . 150

6.4.8 GPIO port configuration lock register (GPIOx_LCKR)

(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

6.4.9 GPIO alternate function low register (GPIOx_AFRL) (x = A..I) . . . . . . 152

6.4.10 GPIO alternate function high register (GPIOx_AFRH)

(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

6.4.11 GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

7 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 155

7.1 I/O compensation cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

7.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

7.2.1 SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 155

7.2.2 SYSCFG peripheral mode configuration register (SYSCFG_PMC) . . 156

7.2.3 SYSCFG external interrupt configuration register 1

(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

评论收藏

内容反馈

zhuhao461261

2025-08-05

很好用，很实用。
BIT2120130185

2025-08-05

内容挺全的，
zimu9977

2025-08-05

很好，很实用
夜风冷

2025-08-05

好多啊，真齐全，要好好花时间看了
nancliu

2025-08-05

官方手册，需要好好阅读

前往

页

大头BB

粉丝: 67

中风是什么原因引起的	农历9月21日是什么星座	桂圆是什么	黍米是什么米	马蹄南去人北望是什么歌
现在流行什么样的衣柜	心包积液挂什么科	睾丸炎吃什么药	goldlion是什么牌子	欲拒还迎什么意思
什么木做菜板最好	arrior是什么牌子轮胎	聪明反被聪明误是什么意思	忍冬是什么意思	得糖尿病的原因是什么
廉航是什么意思	天秤座是什么星象	女人胃寒吃什么好得快	榴莲有什么好处	扶正固本是什么意思

牛肚是什么hcv9jop2ns5r.cn	面是什么做的hcv8jop6ns7r.cn	第二性征是什么hcv8jop9ns5r.cn	美瞳是什么hcv8jop3ns1r.cn	梦笔生花的意思是什么0735v.com
女人打掉孩子说明什么hcv8jop9ns8r.cn	脾胃虚弱吃什么药最好naasee.com	什么是禅hcv9jop0ns9r.cn	妇科炎症用什么药好hcv8jop4ns8r.cn	红枣有什么功效和作用hcv8jop2ns0r.cn
心脏供血不足用什么药hcv8jop1ns5r.cn	熊猫血型是什么血型qingzhougame.com	鞭挞是什么意思mmeoe.com	七月是什么生肖hcv8jop6ns6r.cn	55岁属什么hcv8jop9ns4r.cn
女生掉头发严重是什么原因hcv9jop3ns8r.cn	2月16日是什么星座gangsutong.com	奥氮平片治疗什么病baiqunet.com	属蛇本命佛是什么佛hcv9jop2ns1r.cn	为什么头出汗特别多hcv8jop1ns8r.cn

市市政设施局开展文明施工和户外广告牌管...

STM32F407芯片数据手册407开发板PDF原理图Cortex-M4内核编程手册等文档资料.zip

STM32F3与F4系列Cortex M4内核编程手册_cortexm4_stm32f4内核手册_stm32f4SERIES_s

STM32F4xxx的CORTEX-M4内核编程手册

Cortex?-M4 programming manual

ARM cortex-M4参考手册

ARM-Cortex_-M4内核参考手册.pdf

STM32F4xx中文参考手册

Cortex-M4技术参考手册_EN-综合文档

Cortex-M4技术参考手册_EN.zip-综合文档

keil 的stm32完整的SDK包，

STM32F3与F4系列Cortex M4内核编程手册（英文原版）.pdf

STM32F3与F4系列Cortex M4内核编程手册.pdf

STM32F3与F4系列Cortex M4内核编程手册.zip

STM32F4XX系列单片机ST官方技术手册参考设计资料合集（25个）.zip

STM32F3与F4系列Cortex_M4内核编程手册【中英双语对照】.pdf

STM32F4xx-Cortex_-M4内核参考手册.pdf

ARM Cortex-M4嵌入式实战开发精解--基于STM32F4

STM32F3与F4系列Cortex M4内核编程中文手册

STM32F3与F4系列Cortex M4内核编程手册.rar_Cortex M4内核_M4手册_stm32_stm32f3_s

STM32F4xx-Cortex-M4内核参考手册

STM32F4xx Reference manual

Cortex-M4技术参考手册

M4 开发板硬件介绍

Cortex-M4用户手册

ARM Cortex-M4技术资料

Cortex-M3（中文版）技术参考手册

STM32F407音频处理代码-Cortex-M4 DSP数字音频处理

STM32F4xx中文数据手册.PDF

近期工作感想：职业规划篇

你能生成PDF吗

最新资源